ALD-Atomic Layer Deposition（原子層沉積）
隨著微電子行業(yè)的發(fā)展, 集成度不斷提高、器件尺寸持續(xù)減小, 使得許多傳統(tǒng)微電子材料和科技面臨巨大挑戰(zhàn), 然而原子層沉積(ALD)技術(shù)作為一種優(yōu)異的鍍膜技術(shù), 因其沉淀的薄膜純度高、均勻性及保行性好, 還能十分精確地控制薄膜的厚度與成分, 仍然備受關(guān)注并被廣泛應(yīng)用于半導(dǎo)體、光學(xué)、光電子、太陽能等諸多領(lǐng)域。
ALD技術(shù)的主要優(yōu)點(diǎn)
?前驅(qū)體是飽和化學(xué)吸附，保證生成大面積均勻性的薄膜
?可生成極好的三維保形性化學(xué)計(jì)量薄膜，作為臺階覆蓋和納米孔材料的涂層
?可輕易進(jìn)行摻雜和界面修正
?可以沉積多組份納米薄片和混合氧化物
?薄膜生長可在低溫（室溫到400℃）下進(jìn)行
?固有的沉積均勻性，易于縮放，可直接按比例放大
?可以通過控制反應(yīng)周期數(shù)簡單精確地控制薄膜的厚度，形成達(dá)到原子層厚度精度的薄膜
?對塵埃相對不敏感，薄膜可在塵埃顆粒下生長
?排除氣相反應(yīng)
?可廣泛適用于各種形狀的基底
?不需要控制反應(yīng)物流量的均一性
一個ALD沉淀周期可以分為4個步驟：
（1）第 一種反應(yīng)前驅(qū)體與基片表面發(fā)生化學(xué)吸附或者反應(yīng)；
（2）用惰性氣體將多余的前驅(qū)體和副產(chǎn)物清除出反應(yīng)腔體；
（3）第二種反應(yīng)前驅(qū)體與基片表面的第 一種前驅(qū)體發(fā)生化學(xué)反應(yīng)，生成薄膜；
（4）反應(yīng)完全后，在用惰性氣體將多余的前驅(qū)體以及副產(chǎn)物清除出腔體。
前驅(qū)體具有的特點(diǎn)：
(1)揮發(fā)性好(易液化)。
(2)高反應(yīng)性。
(3)良好的化學(xué)穩(wěn)定性。
(4)不會對薄膜或基片造成腐蝕且反應(yīng)產(chǎn)物呈惰性。
(5)液體或氣體為佳。
(6)材料沒有毒性, 防止發(fā)生環(huán)境污染。
前驅(qū)物的自我約束條件
三種常見的ALD技術(shù)：
T-ALD
熱處理原子層沉積(Thermal-ALD , T-ALD)法是傳統(tǒng)的、現(xiàn)在仍廣泛使用的ALD 方法。它是利用加熱法來實(shí)現(xiàn)ALD 的技術(shù)。
PE-ALD
等離子體增強(qiáng)(Plasma-Enhanced ALD , PE-ALD)工藝是等離子體輔助和ALD 技術(shù)的結(jié)合。通過等離子體離解單體或反應(yīng)氣體, 提供反應(yīng)所需的活性基團(tuán), 替代原來ALD 技術(shù)中的加熱。
EC-ALD
電化學(xué)原子層沉積(Electrochemical ALD , EC-ALD)將電化學(xué)沉積和ALD 技術(shù)相結(jié)合,用電位控制表面限制反應(yīng), 通過交替欠電位沉積化合物組分元素的原子層來形成化合物,又可以通過欠電位沉積不同化合物的薄層而形成超晶格。
PE-ALD相比較T-ALD，具有如下幾個優(yōu)點(diǎn)
具有更快的沉積速率和較低的沉積時間
降低了薄膜生長所需的溫度
單體可選擇性強(qiáng)
可以生長出優(yōu)異的金屬薄膜和金屬氮化物
EC-ALD相比較T-ALD，具有如下幾個優(yōu)點(diǎn)
EC-ALE 法所用的主要設(shè)備有三電極電化學(xué)反應(yīng)池恒電位儀和計(jì)算機(jī), 工藝設(shè)備投資相對小, 降低了制備成本;
作為一種電化學(xué)方法膜可以沉積在設(shè)定面積或形狀復(fù)雜的襯底上;
由于沉積的工藝參數(shù)(沉積電位、電流等)可控, 故膜的質(zhì)量重復(fù)性, 均勻性, 厚度和化學(xué)計(jì)量可精確控制 ;
不同于其它熱制備方法, EC-ALE 的工藝過程在室溫下進(jìn)行, 較大程度地減小了不同材料薄膜間的互擴(kuò)散, 同時避免了由于不同膜的熱膨脹系數(shù)不同而產(chǎn)生的內(nèi)應(yīng)力, 保證了膜的質(zhì)量。
典型的ALD沉積過程——Al2O3沉積過程
典型的ALD沉積過程——TiO2沉積過程
一、高K介質(zhì)材料
集成器件的小型化給當(dāng)前材料的持續(xù)使用帶來了嚴(yán)峻的挑戰(zhàn)。在傳統(tǒng)的微電子電路，由于二氧化硅介電層的物理限制，由硅/二氧化硅/金屬組成的電容器，將無法運(yùn)作。在納米尺寸的二氧化硅的介電常數(shù)（κ）不足以防止泄漏電流，導(dǎo)致不必要的電容放電。新的更高的κ材料正在考慮。 1.5-10 nm厚層Zr、Hf和鋁硅氧化物，ALD的生長過程產(chǎn)生的電流比SiO2的等效厚度具有更低的柵極漏。
ALD 制備的新型超薄TiO2/ Si3N4 疊柵介質(zhì)薄膜具有優(yōu)良的表面界面特性和良好的漏電流特性, 有能力成為下一代新型柵介質(zhì)材料
二、IC互連技術(shù)——銅互連
因?yàn)镃u 具有良好的導(dǎo)電性和抗電遷移能力,且能夠在低溫下進(jìn)行沉積, 所以目前Cu 工藝已經(jīng)取代Al 工藝成為互連技術(shù)的主流技術(shù)。但Cu 高溫下在Si 中有極高的擴(kuò)散系數(shù), 擴(kuò)散到Si 中會形成能級復(fù)合中心, 降低Si 的少數(shù)載流子壽命使器件的性能發(fā)生退化, 利用ALD 技術(shù)可在Si 沉底表面沉積阻擋層克服其缺點(diǎn)。
T.Cheon 等采用ALD 技術(shù), 在Si 基體上制備的RuAlO 薄膜, 作為無籽 Cu 的互連接防擴(kuò)散阻擋層。其薄層電阻測試和X 射線衍射(XRD)結(jié)果表明:Cu(10 nm)/ RuAlO(15 nm)/ Si 結(jié)構(gòu)在650 ℃經(jīng)過30 min 的熱處理后仍處于穩(wěn)定狀態(tài), 并且在 RuAlO薄膜上經(jīng)過電鍍得到10 nm 厚的Cu 層, 有利于解決由于尺寸效應(yīng)而引起Cu 阻抗增加的問題。
三、微型電容器
高速發(fā)展的動態(tài)隨機(jī)存儲器( DRAM) 面臨著集成化和低功耗的挑戰(zhàn)，國際半導(dǎo)體技術(shù)藍(lán)圖 ITＲS 曾指出: “盡可能縮小存儲單元大小的壓力和提高單元電容的需求產(chǎn)生了矛盾，它迫使存儲器設(shè)計(jì)者通過設(shè)計(jì)和材料的更新找到創(chuàng)造性的解決方案，在縮小存儲單元尺寸的同時達(dá)到低電容要求” 。目前，科研人員已經(jīng)開始對微納米尺度的電容器進(jìn)行研究，其結(jié)構(gòu)尺寸進(jìn)一步減小，內(nèi)部溝槽深寬比進(jìn)一步增大這些都對加工工藝提出了更高的要求。
Han 等采用 ALD 技術(shù)在 1 μm 深硅納米尖錐( SiNT) 陣列表面，沉積了 ZnO /Al2 O3 薄膜制備 MIM微電容器復(fù)合電極，如圖 3 所示，沉積薄膜具有良好的均勻性和臺階覆蓋率。這種具有較大深寬比的三維復(fù)合電極結(jié)構(gòu)，有效增大了表面積，可以提高電荷儲存能力。測試結(jié)果表明，其比電容可達(dá)300 μF /cm2，比采用普通電極結(jié)構(gòu)的 MIM 納米電容高約 30倍。
四、其他應(yīng)用
高K柵介質(zhì)和金屬柵
用于IC圖案化的斷裂間隔物和硬掩模
射頻和線性電容器
柵極墊片
TSV襯墊和隔板
電阻存儲器
用于AL雙鑲嵌互連阻擋層和籽晶層
W成核層
FinFET
所遇到的問題：
生長速率很慢———關(guān)鍵的問題
前驅(qū)體源材料的可選擇性較小
低溫時的不完全沉積
高溫時的沉積薄膜分解
ALD技術(shù)發(fā)展
半導(dǎo)體產(chǎn)業(yè)正在轉(zhuǎn)換到三維結(jié)構(gòu)，進(jìn)而導(dǎo)致關(guān)鍵薄膜層對ALD的需求；
特征尺寸的下降，導(dǎo)致其他成膜技術(shù)很難繼續(xù)發(fā)展；
在更低尺寸的器件中，傳統(tǒng)工藝會導(dǎo)致某些特性有難以控制的變化（K值，隧穿電流）；
新型結(jié)構(gòu)的產(chǎn)生，需要新技術(shù)的支持。（FinFET，多閘極元件）
